异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（）A.正确B.错误正确答案：A
D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（）A.正确B.错误正确答案：B
触发器有两个稳定状态：称为“1”状态，称为“0”状态（）A.正确B.错误正确答案：B
如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（）A.正确B.错误正确答案：B
所有类型的触发器其状态更新都发生在时钟触发沿上；（A.正确B.错误正确答案：B
所有类型的触发器其状态更新都发生在时钟触发沿上；（）A.正确B.错误正确答案：B
同步时序逻辑电路中的存储元件可以是任意类型的触发器。（）A.正确B.错误正确答案：B
下列触发器中上升沿触发的是（）。A.主从RS触发器B.JK触发器C.T触发器D.D触发器正确答案：D
禁止中断的功能可以由（）来完成。A.中断请求标记触发器B.中断允许触发器C.中断屏蔽触发器D.中断禁止触发器正确答案：B
74LS160十进制计数器它含有的触发器的个数是（）A.1个B.2个C.4个D.6个正确答案：C
如果用触发器和门电路来实现12进制的计数器，则至少需要()个触发器：A.2个B.3个C.4个D.5个正确答案：C
如果用触发器和门电路来实现12进制的计数器，则至少需要个触发器：A.2个B.3个C.4个D.5个正确答案：C
一位十进制计数器至少需要（）个触发器。A.3B.4C.5D.10正确答案：B
设计一个6进制的同步计数器，需要（）个触发器。A.3B.4C.5D.6正确答案：A
构造一个模10同步计数器，需要（）触发器A.3个B.4个C.5个D.10个正确答案：B
设计一个8421码加1计数器，至少需要（）触发器A.3个B.4个C.6个D.10个正确答案：B
要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：A.8B.4C.3D.2正确答案：A
要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为：A.8B.4C.3D.2正确答案：B
主从触发器的触发方式是（）A.CP=1B.CP上升沿C.CP下降沿D.分两次处理正确答案：D
在同步方式下，JK触发器的现态Qn=0，要使Qn+1=1，则应使（）。A.J=K=0B.J=0，K=1C.J=1，K=XD.J=0，K=X正确答案：C