电大《数字电子电路》形考题库
电大《数字电子电路》形考题库
题目1：十进制数（127.0625）10换算成二进制数，正确结果是（ ）。
（1011101.0011）2
（1111111.0001）2
（11101.101）2
题目2：将二进制数（101011.101101）2转换成十进制数，正确结果是（ ）。
（43.703125）10
（45.839844）10
（44.839125）10
题目3：将二进制数（100110.100111）2转换成十六进制数，正确结果是（ ）。
（46.47）16
（26.9C）16
（92.97）16
题目4：经证明，等式（ ）正确。
； ；
题目5：在下列真值表中，A、B为输入逻辑值，（ ）列的输出结果有误。
: ； ；
题目6：题图所示电路能够实现（ ）逻辑关系。
: 或
与
与或非
题目7：对于TTL电路，0.7V的输入电压为（ ）输入。
高电平
低电平
不能确定
题目8：在门电路的电气特性中，将输出电压急剧上升或下降所对应的（ ）称为阈值电压。
开启电压
输入电压
输出电压
题目9：对于TTL电路，当本级门电路输出高电平时，输出端电流（ ）。
向外流出，电路带拉电流负载
向内流入，电路带灌电流负载
不确定
题目10：OC门“线与”连接并正常工作的前提是（ ）。
电路输出端只需一个外接负载电阻
电路输出端需要外接电源
每个OC门分别接一个负载电阻
题目11：CMOS电路多余输入端（ ）。
不能悬空
不确定
能悬空
题目12：题图所示逻辑电路逻辑关系是（ ）。
: ； ；
题目13：将十进制小数转换成其他进制数时，应把小数部分乘以新进制的基数（如二进制的基数为2），把得到的整数部分作为新进制小数部分的最低位。（ ）
题目14：逻辑函数可以用真值表、逻辑表达式和逻辑电路图来表示，也可以用卡诺图表示，但卡诺图与其他形式不能相互转换。（ ）
题目15：波形图用于反映逻辑变量之间随时间变化的规律，能够方便直观地表现输入变量的逻辑关系。（ ）
题目16：门电路的带负载能力用扇出系数表示，它通常由门电路输出低电平时的带负载能力决定。（ ）
题目17：三态门是能够实现“线与”的逻辑门，当它处于高阻态时，输出端与电路连接断开。（ ）
题目18：CMOS门电路在输入端和输出端的反相器，起到缓冲隔离和规范逻辑电平的作用。（ ）
题目19：CMOS反相器的噪声容限大于TTL门电路的噪声容限，所以抗干扰能力也比TTL电路强。（ ）
题目20：CMOS电路多余输入端不能悬空，TTL门电路的多余输入端可以悬空，悬空端相当于逻辑高电平。（ ）
题目21：（1）根据题意列出真值表，正确结果为（ ）；
（c）
: 真值表（c）
真值表（a）
真值表（b）
题目22：（2）按最小项列出正确的逻辑表达式为（ ）；
； ；
题目23：（3）正确是最简逻辑表达式为（ ）。
； ；
题目24：（1）该电路为一个门电路连接较多门电路作为负载的结构形式，该电路应该优先选用（ ）；
两者均可
TTL门电路
CMOS门电路
题目25：（2）该电路以静态工作状态为主，若考虑功耗因素应选用（ ）。
两者均可
TTL门电路
CMOS门电路
题目1：由组合逻辑电路的功能特点可知，任意时刻电路的输出（ ）。
仅取决于电路过去的输出状态
与该时刻输入状态和电路过去的输出状态均有关
仅取决于该时刻的输入状态
题目2：下列消除竞争冒险的方法中，（ ）是错的。
引入时钟脉冲
在逻辑设计时增加冗余项
接入滤波电容
题目3：普通二进制编码器的输入变量中，任何时刻（ ）。
均可多个被编对象有输入，但只对优先级别最高的进行编码
仅有一个被编对象有输入，其他均没有输入
均可多个被编对象有输入，它们共同确定编码结果
题目4：三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（ ）是错误的。
: 图（c）
图（b）
图（a）
题目5：下列三个逻辑电路框图中，（ ）是译码器。
: 图c
图a
图b
题目6：16选1数据选择器应该有（ ）个数据输入端。
16
8
4
题目7：由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态（ ）。
仅取决于现在的输出状态
不仅取决于输入信号，还与输入信号作用前的现态有关
仅取决于电路的输入信号
题目8：主从触发器在每个CP脉冲周期，（ ）。
主触发器的输出状态可能改变多次，但从触发器只能改变一次
主触发器只能改变一次，但从触发器的输出状态可能改变多次
主触发器和从触发器的输出状态都只能改变一次
题目9：由RS触发器的真值表可知，它的状态方程和约束条件是（ ）。
R
S
0
0
0
1
1
1
0
0
1
1
不允许
: ； ；
题目10：为了把串行输入的数据转换成并行输出的数据，可以使用（ ）。
数据选择器
移位寄存器
计数器
题目11：与同步时序电路相比，异步时序电路的主要缺点是（ ）。
抗干扰能力差
速度慢
功耗大
题目12：N个触发器可以构成最大计数长度为（ ）的计数器。
2N
N
N2
题目13：组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。（ ）
题目14：多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。
题目15：CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。（ ）
题目16：若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地。（ ）
题目17：触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。（ ）
题目18：将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（ ）
题目19：当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（ ）
题目20：由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（ ）
题目21：（1）该电路最简与或形式的逻辑表达式是（ ）。
； ；
题目22：（2）经分析，该电路具有（ ）功能。
单、双数判断
表决
四舍五入
题目23：分析图2-4所示电路的逻辑功能。在下列选项中选择正确答案填入空内。
（1）该电路使用的触发器是（ ）。
主从JK触发器
上升沿触发的边沿JK触发器
下降沿触发的边沿JK触发器
题目24：（2）分析可知，该电路为（ ）。
: 状态图如图2-5（a）所示，不能自启动五进制同步计数器，
状态图如图2-5（c）所示，能自启动六进制同步计数器，
状态图如图2-5（b）所示，能自启动五进制同步计数器，
题目25：（3）在CP脉冲的作用下，该电路时序图为（ ）。
: 图2-6（c）
图2-6（a）
图2-6（b）
题目1：单稳态触发器与多谐振荡器在状态的区别是（ ）。
前者没有稳态，后者有两个稳态
前者只有一个稳态，后者没有稳态
前者没有稳态，后者只有一个稳态
题目2：石英晶体多谐振荡器的突出优点是（ ）。
速度快
价格便宜
振荡频率稳定
题目3：为了将正弦信号转换成脉冲信号，信号频率不变，可以采用（ ）。
多谐振荡器
施密特触发器
单稳态触发器
题目4：555定时器的阈值为（ ）。
； ；
题目5：在A/D转换器和D/A转换器中，衡量转换精度通常用（ ）。
分辨率和转换误差
转换误差
分辨率
题目6：下列三种A/D转换器中，（ ）的转换速度最快。
并行比较型
逐次比较型
双积分型
题目7：某自动控制系统中，微机与执行部件之间的接口电路应采用（ ）。
施密特触发器
D/A转换器
A/D转换器
题目8：RAM是由存储矩阵、地址 （ ）和读/写控制电路三部分组成的。
译码器
编码器
分配器
题目9：只能读出不能改写，信息可永久保存的半导体存储器是（ ）。
PROM
ROM
EPROM
题目10：利用双稳态触发器存储信息的RAM称为（ ）。
DRAM
闪存
SRAM
题目11：某ROM电路有8根地址线，4根数据线，该ROM电路的容量为（ ）。
256×4
512×4
1024×4
题目12：下列PLD芯片中，与阵列、或阵列均为可编程的是（ ）器件。
PAL
PLA
GAL
题目13：图2-6所示阵列逻辑电路的逻辑函数表达式是（ ）。
: ； ；
题目14：单稳态触发器的输出脉冲宽度仅取决于电路本身的充放电时间参数，而与输入触发脉冲无关。（ ）
题目15：多谐振荡器不需要外加输入信号，只要接通电源就能通过自激产生振荡波形，所以它也是一种正弦波振荡器。（ ）
题目16：555定时器是一种用途极广泛的集成电路，包括双极型和CMOS型产品的所有型号最后三位数码都是555，外部引脚的排列完全相同。（ ）
题目17：D/A转换器的转换精度与电阻网络的元件参数误差有关，与基准电压的稳定性无关。（ ）
题目18：若逐次逼近型A/D转换器的输出为N位数字量，进行一次A/D转换至少需要经过N+2个CP周期才能完成。（ ）
题目19：A/D转换器的相对误差≤±LSB/2，表明实际输出的数字量与理论值的误差小于最低位的半个字。（ ）
题目20：RAM是由存储矩阵和地址译码器两部分组成的。（ ）
题目21：SRAM是利用MOS管栅极电容存储电荷效应的半导体存储器。（ ）
题目22：用4片256×4位RAM芯片，可扩展成512×8位的RAM存储系统。（ ）
题目23：PAL器件中，与阵列和或阵列是电路的核心，不同的芯片输出结构差异很大。（ ）
题目24：产品研制过程中需要不断修改的中、小规模逻辑电路，不适合选用GAL芯片。（ ）
题目25：FPGA由可编程逻辑快、可编程I/O模块和可编程内连线三部分组成。（ ）
★《布宫号》提醒您：民俗信仰仅供参考，请勿过度迷信！